首 頁(yè)
手機(jī)版

OrCad Capture(電路圖繪制軟件) v16.3.0綠色版

OrCAD Capture是Orcad工具其中的一個(gè)電路圖繪制軟件,由于完整版Orcad是標(biāo)準(zhǔn)設(shè)計(jì)工具,功能復(fù)雜。雖然是業(yè)內(nèi)最普遍使用得工具,但是對(duì)于部分使用者來說,其中大部分都是些用不到的插件以及功能。因此,就需要這個(gè)精簡(jiǎn)版本的了。應(yīng)用內(nèi)置設(shè)置,人性化的設(shè)計(jì)理念,為用戶提供完整的、可調(diào)整的原理圖設(shè)計(jì)方法,能夠有效應(yīng)用于PCB的設(shè)計(jì)創(chuàng)建、管理和重用。軟件還支持將原理圖設(shè)計(jì)技術(shù)和PCB布局布線技術(shù)相結(jié)合,是一款非常順心應(yīng)手的軟件。

OrCad Capture怎么導(dǎo)出網(wǎng)絡(luò)表

1、首先我們打開自己編譯過的原理圖,在原理圖中選擇工程文件。

2、點(diǎn)擊【tools】選擇【Create Netlist】,打開窗口

3、在彈出的窗口中點(diǎn)擊【PCB Editor】,然后選擇網(wǎng)絡(luò)表的導(dǎo)出位置。

4、接下來我們打開Allegro,新建一個(gè)PCB,并選擇PCB的保存位置

5、點(diǎn)擊【File】,選擇【Import】,然后尋找【Logic】項(xiàng),勾選下圖中的內(nèi)容。

6、選擇網(wǎng)表的路徑,點(diǎn)擊OK。

7、點(diǎn)擊【Import  Cadence】導(dǎo)入網(wǎng)表。

產(chǎn)品特色

1、良好的兼容性,可以作為多種EDA工具的前端,比如支持pcb editor、allegro、pspice

2、真正的windows環(huán)境下的線路輸入程序,支持在windows下直接復(fù)制,粘貼操作。

3、與Cadence其它系統(tǒng)程式配合現(xiàn)實(shí)交互應(yīng)用。

4、提供多種pld設(shè)計(jì)無(wú)件與方式

5、利用Orcad整合的環(huán)境完成FPGA設(shè)計(jì)

6、層次式電路,同步產(chǎn)生、刪除所對(duì)應(yīng)的連接符號(hào)。

7、元器件symbol的建立簡(jiǎn)便

8、切割大型零件,分頁(yè)擺放

9、專案壓縮,專案管理與備份。

使用說明

1、本版本是直接從orcad中提起出來的,如果你的電腦已安裝過orcad軟件,可能會(huì)導(dǎo)致你下載orcad capture無(wú)法運(yùn)行。

2、以前設(shè)置環(huán)境變量需要復(fù)雜的操作,現(xiàn)在只需要運(yùn)行目錄下的“環(huán)境變量.reg”就可以了。如下圖:

收起介紹展開介紹
  • 電路設(shè)計(jì)軟件
更多 (16個(gè)) >>常用的電路設(shè)計(jì)EDA軟件 EDA是電子設(shè)計(jì)自動(dòng)化(Electronics Design Automation)的縮寫,EDA技術(shù)就是以計(jì)算機(jī)為工具,設(shè)計(jì)者在電路設(shè)計(jì)EDA軟件上,用硬件描述語(yǔ)言VerilogHDL完成設(shè)計(jì)文件,然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真,直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。本站為大家提供了常用的的電路設(shè)計(jì)軟件大全,里面有各種不同的電路設(shè)計(jì)軟件,有需求的朋友可以來下載體驗(yàn)。
  • 下載地址
OrCad Capture(電路圖繪制軟件) v16.3.0綠色版

有問題? 點(diǎn)此報(bào)錯(cuò)

發(fā)表評(píng)論

1人參與,1條評(píng)論
第1樓山東省濟(jì)南市移動(dòng)網(wǎng)友發(fā)表于: 2019-09-16 19:04:13
非常好
0蓋樓(回復(fù))

熱門推薦